关于DS25BR440的使用方式

hi，我司现有一款产品，通过LVDS传输信号，中间经过一根5米长的线缆到另外一个接收板上再接屏幕。

通过社区查询得知可以使用DS25BR440进行预加重输出，再通过另外一个DS25BR440进行EQ给到屏幕，不知道我这样理解是否正确？

另外我们的信号是8组LVDS信号加2组LVDS时钟，这样是否要求使用三个DS25BR440进行预加重传输？接收端再使用三个DS25BR440做EQ？

望回复。

Kailyn Chen：

您好，使用DS25BR440这种均衡芯片进行过驱动，中间就使用一片就好，因为它内部已经集成接收端和发送端。

您是8 对data+2对clock，时钟和data信号都需要进行redriver，但是我看了下LVDS的均衡芯片，没有这么多通道的。

weiliang qian：

回复 Kailyn Chen:

那请问我们应放置于线缆前端还是末端呢？我们的应用lvds源信号只经过非常短的距离就进入连接器接到线缆了，然后经过这根长线缆以后进入另外一个板子，我们应该把redriver部署在哪边呢？

10路的话使用三个440驱动就可以了吧？

Kailyn Chen：

回复 weiliang qian:

您好，是的，如果是10个channel的，就得需要3片DS25BR440。或者2片DS25BR440，再选一片2个channel的redriver也行。

位置应该放在前端， 就是LVDS source+ DS25BR440+ cable+ receiver。

beck chen：

回复 Kailyn Chen:

您好，我们做了个实验板，使用中芯片烧毁了，不知道是什么原因，板子手焊的，没有上电容，3.3V从其他板引线过来的，应该不存在纹波

1，请问不使用power down功能时，PWDN引脚应该如何处理；悬空还是接H；接H的话，可以直接接3.3v吗，还是接上拉电阻到3.3V

2，空闲的2个channel，悬空处理吗

3，PE和EQ接H，需要上拉电阻吗，直接接3.3v可以吗

Kailyn Chen：

回复 beck chen:

您好，不使用的几个引脚，建议这样处理：

PWDN (38) – 这个需要上拉到VDD，器件才能正常工作。 除非上电瞬间，它 是一个由低到高的变化过程。

PWDNn (18, 19, 20, 35) – 上拉电阻到VDD。

LOSn (13, 14, 36, 37) – 和 PWDNn 接在一起

OUT – 可以悬空

EQ /PE -上拉到VDD或者下拉到地，防止悬空

INn – 可以悬空，但保证LOSn 和PWDNn接在一起