TI中文支持网我目前在3.3 side量測到 high level 不到2.4v,
目前也在3.3 side的SPI 都加上pull high 10k, 量到的圖如下,
請問2端都要pull high 嗎?
Amy Luo：
您好，
什么时候在A侧或B侧加上拉电阻可参考文档5.2部分：
www.ti.com.cn/…/slva675
Eggsy Chen：
回复 Amy Luo:
但我目前已在B side pull high 10k, high level 不到2.4v,還可以調整什麼?
TI recommends pullups on the high side (typically B-side) when one of these conditions is met:
• The high side (typically B-side) is used as an output or a bidirectional port.
• The high side (typically B-side) is used as an input or bidirectional port, and is being driven by an
open-drain device.
Amy Luo：
回复 Eggsy Chen:
我看您在SPI信号线上串接了33Ω电阻，使得信号线都失真了，去掉或者换小电阻试试。
Eggsy Chen：
回复 Amy Luo:
Hi
我剛把3v3 side damping R改0 ohm, 且R1619改592ohm, R702, R1620, R1621改536ohm,
waveform 已正常, 且cpu讀到 spi,
waveform如下
Amy Luo：
回复 Eggsy Chen:
黄色、紫色、绿色、蓝色分别是什么信号线？黄色是时钟吗，感觉都快成正弦波了，且上拉电阻都换这么小了，您是走线比较长吗，感觉不应该失真这么厉害，原输入信号是怎么的呢，有没有测？
Eggsy Chen：
回复 Amy Luo:
Hi
黄色 clk
紫色 MOSI
绿色 CS
蓝色 MISO
CPU side
net SPI_LAN0_CLK_R
Eggsy Chen：
回复 Eggsy Chen:
Hi
四段trace長度如下
SPI_LAN0_CLK_R539mil
SPI_LAN0_CLK634mil
SPI_LAN0_CLK_LVC3V351mil
SPI_LAN0_CLK_LVC3V3_R238mil
Amy Luo：
回复 Eggsy Chen:
走线并不长，CPU side 的CLK斜坡就不是太陡，可能与PCB走线有关，形成了寄生电容，也与SPI总线驱动能力与挂接的节点数有关。
Eggsy Chen：
回复 Amy Luo:
Hi
1. 如果是驱动能力有關, 是否有其他建議用料
2. pull up R若改成先pull up再進flash, 是否會改善
Amy Luo：
回复 Eggsy Chen:
您的SPI控制器是什么呢，SPI接口是OD输出端口吗不确定会不会改善，可以试一下。
感觉是SPI控制器输出驱动能力不够，但又感觉不应该。若是SPI驱动能力不够，可以加缓冲器增加驱动能力。
