TI中文支持网在设计AO输出时，采用pcm1792a芯片，采用的是pcm模式，当fs>102.4KHz（此时过采样率配置为32），R和L的两路输出不能同步，根据datasheet，将其配置为立体声模式，lrck高电平和低电平配输入的data一样，如果将采样率fs降低小于102.4K（过采样率配置为64），相同的配置和输入就能使两路输出同步。
请高手指点一下？怎么样配置或使用能保证两路同步输出？谢谢！
wang siyang：
而且在32倍过采样时，两个通道不同步的时间基本上是差一个采样周期，就是用102.5kHz采样的时候，能差10uS，用200kHz采样时能差5uS
wang siyang：
我感觉和这句话有关，但是理解的不是特别清楚，麻烦帮忙解释一下
If the relationship between LRCK and system clock changes more than ±6 BCK, internal operation is initialized within 1/fS and analog outputs are forced to the bipolar zero level until resynchronization between LRCK and system clock is completed.
Derek Xie：
回复 wang siyang:
你好
你们测试的时候是否一直保持SCLK与LRCK的整数倍关系还是只改变采样率？
Xuelian Ji：
回复 Derek Xie:
你好，如果两片PCM1792A的lrck、bck、以及mclk都是同频同相的，给相同的数据，两片的AO输出能否达到同步？同步的精度能达到多少？
Derek Xie：
回复 Xuelian Ji:
你好：
输出能同步，你需要的精度是多少？
Xuelian Ji：
回复 Derek Xie:
对于不同采样率，输出1KHz的信号，要求信号角度差在0.004°，转换为时间是20ns以内。现在有个情况，多次运行，有的时候会差出一个mclk，这个情况正常吗？
两个片子的同步精度能达到多少？
Derek Xie：
回复 Xuelian Ji:
你有使用内部的滤波器吗?使用的话延迟会有18/fs.由于是delta sigma的所以转换速率应该没有那么快的。
差一个MCLK应该算很小了。只有几个纳秒吧。耳朵听不出来的。
Xuelian Ji：
回复 Derek Xie:
使用内部滤波器了，如果延迟18/fs的话，两个片子都会延迟，这个无所谓，只要保证两个片子的输出是相位一致的就可以。
片子间的同步精度有没有数据证明之类的，这个精度影响到了板卡的同步精度，一项比较重要的指标。
我们应用的时候，mclk最高频率是26MHz，也就是39ns左右，30多ns还是比较大的。
Derek Xie：
回复 Xuelian Ji:
你好：
我们没有类似的数据，如果是ns级别的，那你线的长短都会影响它的延迟。
在什么实际应用中需要这么高的同步率吗？
