关于PCM1864时钟配置问题请教，谢谢

我的板子上的时钟源是24MHz的晶振。

1. 从pcm1864手册上看到，reg32(0x20)寄存器配置时钟源选择，选择XTAL作为时钟源，主模式，clkdet enable，写入值0x11,读出值0x17，寄存器值是否正常？

2. 在1的基础上，使能pll_en。

3. 查看reg117(0x75)，值为0x7，几项时钟都出错，请问我该怎么解决？

Kailyn Chen：

读写寄存器值不一样，显然是不正常的，除了24MHz的crystal输入之外，MCK多大频率？LRCK，BCK是外部时钟提供还是通过内部分频得到？

lifang xia：

回复 Kailyn Chen:

感谢您的回答，我修改了外部晶振为8MHz，master模式，PLL disable， DSP1/DSP2/ADC时钟采用SCK(即外部晶振时钟)，这样是可以工作了， LRCK/BCK/DOUT都是有输出的，但是不确定是否正确。

目标配置为：16K采样率、4个mic、16bits采样率，两路Dout。请问按照以下这样的配置是否能满足？

工作模式： master， LRCK/BCK由pcm1864产生。

clock:  SCK —– 采用外部晶振，8MHz

            DSP1 —– 1/2 SCK (4MHz)

            DSP2 —– 1/2 SCK (4MHz)

            ADC   —– 1/4 SCK (2MHz)

            BCK —– 1/8 SCK (1MHz)

            LRCK —– 1/64 SCK (125KHz)ADC1L/ADC1R/ADC2L/ADC2R:

            vin1L/vin1R/vin2L/vin2R

GPIO1: 复用为Dout2

output format: I2S

TDM: default(Dout1: CH1(L) CH1(R); DOUT2: CH2(L), DOUT2(R))