Hi,
我们考虑从CPU端的I2S端口直接输出到5711的I2S端口。
CPU端的I2S格式为: 24bit ,48K,
MCLK=19.2M,
BCLK=2x24x48K=2.304M ,但是CPU端实际输出为2.4M.
请问,如果5711中设置Slave模式,24bit,48K,BCLK的频率会不会存在不匹配问题???
从CPU端输出MCLK 19.2M,给5711使用,可以吗 ?还是需要另外外接晶振。?
Kailyn Chen:
会出现不匹配问题,为了保证时序正确,还是建议按照计算出来的。
另外CPU输出的MCLK可以给TAS5711使用,但是MCLK要为64fs的倍数,比如64fs,128fs,192fs等。
yuliang lu:
回复 Kailyn Chen:
Hi Kailyn,
因为CPU这边输出的BCLK可能是从CPU的MCLK分频而来,所以取了和计算比较接近的值的分频值。但是CPU端软件实际设置都是按照24bit,48K来设置。所以实际出来测出来的BCLK为2.4M。 有些资料上说,BCLK不匹配,slave会自动截取或者补全,5711不会吗 ?
cpu端输出的MCLK为19.2M=400FS,请问是否可以使用?
如果BCLK时钟频率不匹配,但是CPU端又不能修改,那我应该怎么处理?
如果CPU端输出的400FS的MCLK不能使用,那我们是不是需要外挂晶振?
yuliang lu:
回复 yuliang lu:
Hi Kailyn,
我看到datasheet上有这样一句话:The device accepts a 64 fS or 32 fS SCLK rate for all MCLK ratios, but accepts a 48 fS SCLK rate for MCLK ratios of192 fS and 384 fS only.
是不是说,我们如果使用48FS的SCLK,那么就只能用192FS或者384FS的MCLK?
规格书开头有说:Serial Control Interface Operational Without MCLK 是说可以不使用MCLK吗???