tlv320aic23b的BCLK到底应该是多大

我设置的是8k采样16bit量化。按道理BCLK应该是8*16*2=256k。但是我用master模式下BCLK输出的是3.072MHz（我用的晶振是12.288M）

Kevin Dang：

手册上确实是说非usb模式(normal mode)的时候, BCLK=MCLK/4 (when SR<88k), 你确认是设置为I2S模式了？不过即使aic23b这样输出也是符合规范的，只不过这个总线位宽很不常用。常用的是16位和32位位宽。

zaogen hong：

回复 Kevin Dang:

 如果我用slave模式用FPGA产生256k的BCLK，8K的LRCIN和LRCOUT，那么DOUT和DIN就是左右声道依次16位传输？

Kevin Dang：

回复 zaogen hong:

没错，是这样的，从LRCK上升或者下降沿后空一位开始传输，就是会符合所设定标准的。