TLC04时钟电平问题

这是TLC04datasheet中第七页的示例电路图，但是我很疑惑为什么是-5V/0V，且-5为高，是画错了？还是本来就是这样？若是正确，为何如此麻烦的要输入一个-5V的电平？

Carter Liu：

支持kailyn的意见，应该是芯片手册上的错误

Chang Yu：

回复 Kailyn Chen:

请问您能确定是芯片手册的错误吗？我在论坛上看到有人讨论用的就是-5到0

Vio Liu：

回复 Chang Yu:

个人觉得也不能算错，数据手册对这个脚的描述是：

CLKR is the clock input for a TTL-compatible clock. For a TTL clock, LS is connected to midsupply and CLKIN can be left open, but it is recommended that it be connected to either VCC+ or VCC–.

所以，在这个图里面，接0～5V的时钟也可以，接-5～0V的时钟也可以，无非就是输出的最终的PWM是否反相的问题。

但个人觉得图6里面-5V~0V的那个时钟的电平标注错了。