我们在SN74LVC1G04规格书中看到下图测试条件中CL为15pF时RL为1MΩ,CL为30pF时RL为1KΩ,CL为50pF时RL为500Ω,我想知道,容性负载与阻性负载为什么这样匹配?在CL为15pF情况下,将RL使用500Ω,对器件或对电路有什么影响?另在3.3V供电,频率为10MHz,只使用RL,且RL为50Ω情况下,对器件的长期可靠性有什么影响?
请大家解答,谢谢!
Kailyn Chen:
您好请参考这篇关于CMOS逻辑器件怎样计算输出驱动能力(阻性负载)以及容性负载的文章,希望对您有所帮助:
e2e.ti.com/…/718814