求助:关于TPS75005RGW的无输出故障

近期采购的TPS75005RGW，存在以下故障：
故障现象：
随机出现1.8V和3.3V无输出电压的故障。2种应用电路板（总量:已制做完成的近10块电路板），均存在该随机性故障。
已进行过的测试：
1 出现故障时，测VDET和EN端，低电平。
2 拆除VDET引脚(不连接)，即EN通过R13接+5V，现象不变。出现故障时，测VDET端，低电平。
供电电源环境：
PC机的USB供电，5V DC/DC电路板，移动电源的USB供电，均存在该故障。
负载：
TMS320F2809 DSP芯片,无其它负载。

故障原因不明，请您帮助查一下。多谢。

Jian Lv1：

芯片是从正规厂家买的吗？ EN脚接高电平时，怎么会变成低电平呢？ 换个芯片试下，可以从www.ti.com申请样片；

gg Chen：

回复 Jian Lv1:

EN通过R13接+5V，现象不变。出现故障时，测VDET端，低电平。EN脚仍是高电平。通过e络盟公司买的。

谢谢!

Jian Lv1：

回复 gg Chen:

EN脚和VDET脚是连接在一起的，VDET是低电平，为什么EN还是高电平；

Randy Wang：

你好，

请仔细检查下线路，因为VDET和EN都通过R13到5V，如果这中间没有问题的话，两个PIn肯定都是高电平，另外可以拆掉R13 100k电阻，简单测量EN到GND阻抗是否为无穷大。

gg Chen：

回复 Randy Wang:

我的意思是：

为了查找原因，调试时， 切开VDET引脚的PCB连线(目的是关闭电池电压监视功能)。

此时，EN通过R13直接连到+5V。

仍然随机出现故障。

出现故障时，测VDET端为低电平。EN为高电平。

是否会与UVLO有关？

tps75005.pdf中说：

Within the TPS75005, UVLO is combined with EN to create an internal enable signal.

并给了图29。见附件。

多谢。