TI中文支持网不知是否有人能设计出多个宽电压（8-17v）输入的dcdc模块并联输出（输出电压5v），根据输出的功率需求，关闭和开启多个DCDC模块，以便适合输出电流从0.4A-26A之间变化，使其尽量达到相应的DCDC的最佳效率范围（至少是>80%以上）。尽量并联不超过5个DCDC模块。如果可以请联系我们。
tao smith：
Hi
建议你用一个高效的同步降压芯片，很多的这类芯片效率都可以做到90%以上，即便在较小的负载下可以保持较高的效率，但是不一定是低到0.4A.
James Lee：
回复 tao smith:
能否具体说明，如何采用高效同步降压芯片？
