TI中文支持网在将某组AD中的多个AD口配置为IO口之后，若将其中一个IO口拉低，其他IO通过10K电阻拉高之后，该组剩下的AD口的采样会出现偏差，应该如何解决？
例如：将ADCB的5、6、8口配置为IO之后，并将5口接地，6/8口通过10K电阻拉高，ADCB的其他未配置为IO的AD口的采样就会出现偏差，若5/6/8口全部都通过10K电阻拉高，采样不会出现问题。
mangui zhang：如果接地的那个管脚配置为IO口同时是否配置为输入了？
如果是输出并被你拉到地上那就异常了因为输出管脚有电平了
在将某组AD中的多个AD口配置为IO口之后，若将其中一个IO口拉低，其他IO通过10K电阻拉高之后，该组剩下的AD口的采样会出现偏差，应该如何解决？
例如：将ADCB的5、6、8口配置为IO之后，并将5口接地，6/8口通过10K电阻拉高，ADCB的其他未配置为IO的AD口的采样就会出现偏差，若5/6/8口全部都通过10K电阻拉高，采样不会出现问题。
Susan Yang：若是可以的话，请您上传一下您的代码，谢谢！
在将某组AD中的多个AD口配置为IO口之后，若将其中一个IO口拉低，其他IO通过10K电阻拉高之后，该组剩下的AD口的采样会出现偏差，应该如何解决？
例如：将ADCB的5、6、8口配置为IO之后，并将5口接地，6/8口通过10K电阻拉高，ADCB的其他未配置为IO的AD口的采样就会出现偏差，若5/6/8口全部都通过10K电阻拉高，采样不会出现问题。
Susan Yang：
回复 user4753533:
很高兴您能解决问题
