TI中文支持网您好，目前在设计一个基于TMS320C6678的DSP以及VIRTEX6的FPGA架构的板卡，在设计DSP电源的时候，用到UCD9222+UCD7242的组合，参考EVM的开发板，分别输出0.9-1.1V的CVDD和1.0V的CVDD1。但是这两路电压信号上电时间不同，CVDD先上电，CVDD1后上电，考虑到用如果用V6控制上电顺序会在今后的调试中带来不便，但如果在选择一个小的FPGA或者CPLD用于控制上电顺序又有点资源浪费。所以想尝试用FPGA的电源芯片POWERGOOD脚接UCD9222的ENA1,UCD9222的PG1接ENA2，ENA1是CVDD的使能，ENA2是CVDD1的使能，这样可以实现FPGA上电完成后使能CVDD，当CVDD稳定后使能CVDD1，从而用最少的硬件资源实现DSP正确的上电顺序，不知道是否可行，请大神给予回答，不甚感激！
Curly Li：
PG的电源状态指示脚经常被用来设计上电时序控制,你的这个思路我觉得是可行的.用FPGA的PG脚来控制ENA1,等到UCD9222的第一路输出建立之后,PG1翻转再控制ENA2进而控制第二路电源.只是中间Delay的时间和每一路的输出电容和负载有关,不好控制，如果需要精确控制Delay时间,可以考虑专用时序控制芯片LM3880.
TAO ZOU：
回复 Curly Li:
HI，Curly LI，您好，看到你的回复十分高兴。我想设计的板卡对于上电时间间隔要求不是很高，Delay时间长一些也是可以接受的，只要能满足DSP上电顺序，正确驱动DSP功能就好，最重要的是该方案可以减少一个专门控制上电时序的芯片。我现在最大的困惑就是，UCD9222好像可以通过PMBUS进行图形化界面的编程并且烧录进芯片里，那是否可以通过PMBUS对上电顺序进行编程呢，如果可以，是否就不需要使用PG1来驱动ENA2，使得UCD9222和UCD7242根据编程时序自动进行上电顺序的控制？感谢答复！
