TI中文支持网请教各位大神:
在DCDC上电输出电压爬升过程时，对输出电容充电情况如何分析，最大的充电电流如何计算，和电源的输出爬升时间有什么样的关系，或者说应该怎样去选择爬升时间才能保证对电容的最大充电电流不会超过DCDC的最大输出电流。
谢谢
daw y：
为什么电容的充电电流不能大于最大输出？这个估计没发实现
Vental Mao：
输出爬升的越快当然充电电流就越大了。
还有输出电流的大小由负载决定，而电容也是一种负载，所以输出电流一直都比电容电流大啊
空载时，输出电流全部给电容供电，几乎就和输出电容的电流相等
Johnsin Tao：
回复 Vental Mao:
Hi算恐怕太困难了，从现象看，充电的结果是电容电压升高，高达设置的输出电压，MOS就关闭，然后就是电压跌下去再冲。在周期充电的过程中，最大充电电流，以降压而言就是输出电流+电感纹波电流/2， 这两者参数上都被决定，例如输出电流由负载决定，电感纹波电流由输入，输出电压电流，电感，频率决定。
user4379950：
回复 Johnsin Tao:
可能是我表述有问题，我说的是DCDC刚上电时，不是输出稳定后，一般DCDC上电输出时不都有个SS(slow start)功能嘛，在设置soft start time时，一般考虑两种情况吧，一个是该路电压有明确的slew rate要求；另一方面就考虑当输出电容比较大时，为防止出现DCDC输出限流的状态，设置一定的ramp time。我是这样想的，刚上电的时候，bulk电容还没被充电的状态可以认为是个很大的负载，如果不对DCDC输出电压的ramp time进行限制或是设置的很小，输出电压很快达到目标电压，此时势必产生很大的充电电流，可能会达到DCDC限流的阈值。
