TI中文支持网FAE你好，
我们使用TI的UCC28950设计一款48V输入，12V输出，最大输出电流35A；设置时钟频率400KHz,即，开关频率200KHz；采用平面变压器和平面电感。开关管和整流MOSFET均采用TI的CSD19534，耐压100V。
1，在加入同步整流之前先用肖特基替代整流MOSFET（全波整流），并严格推导ZVS参数。因肖特基最大电流限制，输出电流最大加到6A，在轻载条件下，测试工作稳定，超前臂完全实现ZVS，滞后臂未能完全实现 ZVS。,
2，在肖特基整流条件下，空载输入电流20mA；输出2A时效率86%。纹波小于1%。由于原边有二极管钳位，整流二极管端电压上没有产生电压冲击。同时测得输出电感CCM和DCM临界输出电流3.5A。CS信号稳定。所以我们将同步整流信号启动点设置在大于3.5A的位置，经测试，当输出电流加到4.4A时（此时完全进入CCM），同步信号OUTE和OUTF启动，二次侧驱动芯片采用 LM5111-1，输出稳定。
3，用CSD19534更换肖特基（两个CSD19534并联，没有RC吸收电路），当输出电流加到2.7A时，输出整流的4只MOSFET击穿，经测试G,S,D全部短路。恢复肖特基整流管后，空载有输出，加0.1A电流马上输出为零。判断：原边有器件损毁。
因板子比较复杂，装配难度比较大，希望找到失效原因后再继续试验。
UCC28950同步设置如下：
RAEFHI没有安装，即CS和ADELEF引脚开路；RAEF设置为0，即ADELEF引脚接地。我们分析是同步信号和CS没有相关，但他们是否需要相关？DATASHEET里没有明确。看参考设计RAEFHI一般是兆欧级。
请问：我们以上分析是否合理？RAEFHI是否必须安装？或者有其他原因？最好给出原理。谢谢
Lenna Yan：
你好，
如果您不想在同步整流器（SR）上使用自适应延迟特性，那么RAEFH不需要安装，此时正确的接法是将ADELEF接到GND。
CSD19534是如何并联在一起的？建议使用单独的门驱动电阻——即每个MOSFET的驱动电阻要独立。直接并联的mosfet可以引起很高的频率（100MHz）振荡，独立的栅极电阻和优化布局有助于有效防止该振荡。
建议调试时，先不要并联SR mos调试，这样可避免mosfet的并联可能导致的问题。
在不使能自适应延迟的情况下是可以使用SRs的，这时需要将初始的SR延时（DELEF）设置为一个比较低的值，选择连接到DELEF引脚上的电阻，使延迟时间为100ns到200ns之间。这样可以使当二次电流从一个绕组过渡到另一个绕组并且在电流达到零或变为负值之前，关断SRs。这时可观察到SR的体二极管导通，并且负载增加时，体二极管导通的时间相应加长。SRs上的自适应延迟（ADELEF）在SR关闭前增加了延迟，从而使体二极管导通时间减小。
如果SRs在无自适应延迟的情况下可正常运行起来，可加入自适应延迟功能，之后再并联MOS以在更大的功率下运行。
注意：如果SR关断延迟时间过长，可能导致SR的电流变为负值，在此时关断SR，可能会引起明显的电压尖峰，损坏SR管，所以建议开始调试时设置的SR延迟时间不要太长。
