TI中文支持网
TI专业的中文技术问题搜集分享网站

TPS54140 Vout drop及ripple问题

目前使用TPS54140,以下是操作条件:
Vin: 35V
Iout: 10mA
Vout: 3.45V
有以下问题想请教一下
1. 每隔数秒Iout会到200mA,但此时的Vout电压会掉,这是否跟comp pin的设定有关系?

2. 想请问comp pin上的Rc, Cc, Cf该如何设计?

3. 大部分时间Iout操作在10mA,此时ripple大概是150mV,是否还能降低至100mV内?

daw y:

是你的负载每隔一段时间到200mA吗?电压会降低多少?

hsu jerry:

回复 daw y:

每隔一段时间负载电流会到200mA,但持续时间不到10mS,刚再确认了一下电压掉的幅度大概只有0.1V.
主要还是比较想了解,comp pin的功能是什么,该如何设计Rc, Cc, Cf的值。

daw y:

回复 hsu jerry:

comp脚是误差放大器输出,是决定占空比大小从而调整输出电压达到输出稳定的目的的。

daw y:

回复 hsu jerry:

如果你的输出是稳定在,只有在负载变化的时候,输出有 变化,这个属于动态特性的问题,你可以在你的分压电阻的上面那个电阻上,并联一个RC,R选择远小于你目前分压电阻阻值,可以用100-1K左右,电容用103-105左右试试,应该可以改善你的动态特性。

hsu jerry:

回复 daw y:

你是指先将RC串联后,再跟分压电阻的上面那个电阻上并联吗?

Johnsin Tao:

回复 hsu jerry:

Hi你这个是负载动态变化时所产生的电压过冲和跌落,可以将输出电容加大一些,并重新设计补偿(这个可以依照datasheet计算,或者webench仿真)。另外如果你随输出电压稳定性比较在意,建议你在输出在增加以及LC.

daw y:

回复 hsu jerry:

是的。用个1K跟104左右的电容串联再跟你原来的电阻并联,看看效果如何,应该由改善。

Vental Mao:

2, 关于comp管脚处电阻电容的设计主要是用来产生零极点,来保证电路的带宽和相位裕度有足够的裕量,保证电路的动态特性(负载变化时,输出能快速稳定)其具体的设计方法可以参考数据手册的8.3.19~8.3.20

3,由于你这个芯片是具有轻载高效的功能,所以在轻载时,也就是你的负载条件下,电路处于跳频模式,输出纹波就是会很大。

建议你可以试一试TPS560430,其具有FCCM,输出纹波可以很小

赞(0)
未经允许不得转载:TI中文支持网 » TPS54140 Vout drop及ripple问题
分享到: 更多 (0)