TI中文支持网各位TI的工程师们，你们好：
情况是这样，我们公司正在使用UCC28950这个芯片做一款1200W DC-DC标准砖块，输入电压范围从200Vdc到425Vdc，输出电压分为12V，24V，28V，36V，48V这样几个型号。
我们使用了CS和ADEL这个调整的功能，目前在除了特别小的负载意外，均可以很好地实现原边MOS的ZVS，可以根据负载的变化，对原边MOS的延时进行动态调节来实现最优化的ZVS工作。
问题出现在输出短路的时候，我们这个电源做了输出电流检测和恒流反馈，当电流大于我们设置的OCP点之后，从恒压模式进入恒流模式，对于12V的电源来说，满载为100A，OCP点为110A，超过110A之后，恒流模式起作用，输出电流被恒定调整为111A，输出的电压不受调整，由于输出线的阻抗，实测输出的电压为1.3V。
问题在于，进入输出短路转台之后，在恒流模式工作下，原边MOS的延时增大了约130ns，从满载时的125ns，增加到短路时的255ns，这个延时太长了，导致原边MOS没有在合适的时间开启，失去了ZVS特性，结果就是短路下测得的原边滞后管A和B的温度瞬间就大幅度上升，满足不了温度降额要求。
我们测试了正常满载时候的CS波形和短路时候的CS波形，满载peak值为1.25V，短路peak值为0.85V；满载时的占空比为40%，短路时的占空比为15%。
设置的RAB为19K，KA设置为0.5，按照datasheet，计算出来的满载延时为88.6ns，短路延时为116.9ns，差值仅为28.3ns，但实测差值却为130ns，此时应该起到减小延时作用的ADEL功能似乎并没有起作用，似乎并没有按照预期缩减延时时间。
对此问题，希望贵司的工程师能在百忙之中抽出宝贵时间给予帮助和解决方法。如若有需要知道更多细节的信息，我可以再提供。
另外，还有几个疑问，也希望贵司的工程师能够帮忙解答一下：
1. CS Pin脚的cycle by cycle检测，是检测峰值还是检测有效值，一般来说，这个应该都是检测峰值的吧？我这么认为是对的吗？
2. 如上所述，为何在满载时的延时与短路时的延时能差别这么大？远远偏离计算值
3. ADEL Pin内部是如何做检测，如何去调整延时的？datasheet关于这部分资料很少，没有提到内部电路框图。ADEL是检测峰值还是有效值？
4. 保持同样的峰值电流，如果占空比在改变，那么CS，ADEL会有什么不一样吗？意思也就是，如果仅仅是占空比变化，会对我们延时的设置有影响吗？
5. 在UCC28950 datasheet的38页，图例48 所示的典型应用中，ADEL的上分压电阻接到了ref引脚而不是CS引脚，这和标准接法不一致，为什么会选择这样的接法，这样的接法和连接到CS引脚有什么差别，是否允许这样使用？
6. 同样，在UCC28950 datasheet的56页，最后面一段话不理解其含义，请帮忙澄清一下：
原话为“”
user4397132：
操作失误，最后一个问题没有描述完，我现在补上：
原话为“The voltage at the ADEL input of the UCC28950(VADEL) needs to be set with RA based on the following conditions.
If tABSET>155ns set VADEL=0.2V, tABSET can be programmed between 155ns and 1000ns:
If tABSET<or=155ns set VADEL=1.8V, tABSET can be programmed between 29ns and 155ns:
”
不明白这段话到底是什么意思？
也不明白究竟动态延时是怎么调整的？是CS pin调整的还是ADEL pin去调整的？如果按照这个连接，ADEL为一个固定电压，怎么可以进行动态调整？
还请帮忙解答一下，谢谢。
user4397132：
请各位专家帮忙解答一下问题。谢谢
user4397132：
有人能出来解答一下这个问题吗？
