TPS51200 用于DDR4 VTT端接，测量上电时序时发现DDR_VTT上电时有回沟

板上用1pcs TPS51200给5pcs DDR4提供VTT端接电平，51200电路如下：

（注：灰色默认空贴）

测试VCC_DDR、VCC_3V3、VTT_DDR、VREF_DDR上电，其中VCC_DDR、VTT_DDR有回沟，波形如下：（黄色是VCC_DDR、红色是VTT_DDR）

查看论坛其他人遇到的类似问题，认为是VTT_DDR负载电容上电瞬间充电电流过大，而VTT_DDR与VCC_DDR又共用地线，导致VCC_DDR上电又跌落，排查单板pcb布局布线，VTT_DDR与VCC_DDR确实共用地线，因此将VTT_DDR负载电容（3个10uF+1个0.1uF）地pin接到其他地平面上，测试波形如下：（黄色是VCC_DDR、灰色是VTT_DDR）

可以看出：VCC_DDR回沟基本消失，但VTT_DDR回沟没有改善，不明白VTT_DDR上电过程中为什么突然会变陡，之前用这颗芯片驱动4pcs DDR3没有遇到这个问题，单板上电容摆放位置及布线也没有发现明显不好的地方，RFOUT输出端10uF电容换成47uF，VTT端电容改为4*47uF电容，才能消掉回沟，但并没有找到根因，请帮忙分析，谢谢。

ps：板上VCC_3V3先于VCC_DDR（1.2V）上电，pcb图如下：

Johnsin Tao：

HI

    建议先用电子负载验证一下，是否是负载启动造成的现象。

Johnsin Tao：

HI

    建议先用电子负载验证一下，是否是负载启动造成的现象。

user5360471：

回复 Johnsin Tao:

断开地址线、控制线VTT上拉电阻，即断开与负载连接，回沟消失，怀疑与DDR启动抽电流有关，测试VTT和DDR RST上电时序，VTT上电完成后一段时间DDR RST脚才被拉高初始化配置，这个地方解释不通，另外板上还用另外一片51200为8片nand flash提供VTT端接电压，也有同样问题，nand flash没有RST复位脚

Marvellous Liu：

回复 user5360471:

这个电源上可能有其他设备，这样你在给DDR时，别的设备电源突然需要很大，这个电压有可能降低；最好就是增加MOS开关，分别开启；
之前我在使用时也出现回沟现象，我的是USB影响的。