TI中文支持网我们的工作条件这样：
VIN=7.4v，VSS接地，CE通过10k下拉电阻接地，4脚接10nF到地，输入输出都并联10uF陶瓷电容到地。输出居然有0.8v的电压，且漏电流有1mA。
我们测量过CE电压，小于0.1v，符合规格书的关断条件。
SOT23封装的。
Johnsin Tao：
Hi不要10kohm电阻呢？有可能noise在这个电阻上产生压降。测试了几个板子，是PCB板子测试，还是洞洞板之类的测试？
user5114453：
回复 Johnsin Tao:
我们是正式产品PCB上测试。LDO使能脚电平低于0.1v，示波器看的，没有很大噪声。即使使能脚短路到地也一样。是不是LDO本应该彻底断掉，输出为0v？ 在规格书上也没有看到这个指标，即使能脚低电平，输入存在电压时，输出电压或内阻多大？
user5114453：
回复 Johnsin Tao:
我们在正式PCB上测试。示波器直接看使能脚低于0.1v且没有什么噪声，直接短路到地也一样。
请问规格书上哪个参数表明：输入存在电压且使能脚拉低时，输出电压和电流？
user5114453：
回复 user5114453:
规格书的7.4.2 Operation with ON/OFF Control里面要求控制电压摆率≥ 40 mV/µs，我想问问如果摆率没这么快会不会造成不完全关断？为什么有摆率要求呢？
KW X：
建议短路一小时后再测下漏电流。可能会有不一样的结果。
user5114453：
回复 KW X:
控制电压的摆率到底有没有影响呢，谢谢
KW X：
回复 user5114453:
除非达到纳秒数伏以上；常见摆率对此没有影响。
从你描述，貌似板上有电解电容。
Marvellous Liu：
是这个芯片输出没有负载，空载下直接测试的电压吗？有可能是别的器件串过来的，建议单独测试芯片，必要时割线，断开与输出连接的器件。
