DAC5682Z

通过FPGA 控制DAC5682Z, 计算得到的结果是64bit,怎样通过DAC输出? 看到一个例子是通过双数据率采样(DDR),将输入的64bit数据分成4个16-bit数据输入到DAC5682的D0–D15,这样输出的结果是16位的转换结果还是64位的结果/?

Wenjing Lu：

DAC5682Z的数据精度是16位的，无法接受64位的输入信号，也无法接受分割成四部分的64位输入信号，在这样的情况下输出的模拟信号将失去意义。什么应用需要模拟的输出信号具有64位的精度，而且请注意5682z是高速DAC。