TI中文支持网做了两块板子，58c28使用DDR LVDS模式
外部控制器为FPGA
FPGA采集ADC输入的6bit DDR数据，一块板子的58c28的两个通道的最低一个bit始终为0
另一块板子的一个通道最低bit为0，另外一个通道最低位偶尔会翻转
通过FPGA采集到的数据，做FFT，得到信号频谱是正确的。
为什么最低位始终为0，什么原因呢，如果是虚焊，两块板子不可能都同时虚焊吧
Vera Mao：
你好!
请问在上电之后有没有进行复位操作? 谢谢!
如果有复位操作的话,请把寄存器配置表提供下. 谢谢!
hui bruce：
回复 Vera Mao:
复位使用的是软件复位，寄存器01配置为02，adc的rst复位管脚没有使用
Vera Mao：
回复 hui bruce:
你好, 请问Reset管腿是怎么接的呢? 如果要做软件复位, 并且需要支持串口操作的话,Reset管腿需要拉低.
如果该管腿处理正确, 请帮忙用示波器量一下实际ADC输出的低bit位为什么值. 以防止由于时序不对产生FPGA误操作.
另外可尝试配置0x025, 0x2B寄存器为测试模式, 可尝试输出全1模式,以及ramp up模式, 看得到什么结果. 如果得到的结果还是不对, 且数字借口时序又是正常的话, 请测量看硬件管腿低bit位有无短路. (不过如果是短路的话, 低2个bit应该都为0,而不是只有一个bit出问题)
谢谢!
hui bruce：
回复 Vera Mao:
几种测试模式的结果都是正确的，reset管脚没有接任何信号，只是使用了软件复位
FPGA时序上是正确的
并且需要支持串口操作的话，Reset管腿需要拉低，这个支持串口操作是什么意思？
谢谢
hui bruce：
回复 hui bruce:
ADC的rst复位管脚没有使用，PCB上该管脚已经经过10K电阻接地
Vera Mao：
回复 hui bruce:
支持串口操作意思就是支持使用寄存器配置的方式. (58c28有并行配置模式和串行配置模式).
Vera Mao：
回复 hui bruce:
如果这样配置的话, 说明Reset功能应该是正常的.
另外测试模式都正常,说明数字接口没有时序问题.
可以改变输入的信号幅度看采样结果如何.
另外你这个结果是在SNRBOOST enable还是disable下测得的?
hui bruce：
回复 Vera Mao:
用示波器测试最低bit的峰峰值要比其他管脚小一半，这不正常吧
hui bruce：
回复 Vera Mao:
用示波器测试最低bit的峰峰值要比其他管脚小一半，这不正常吧
hui bruce：
回复 hui bruce:
最低bit峰峰值为35mv，其他比特位65mv，会不会是最低bit的峰峰值过低，导致ADC转换为0
