TI中文支持网使用内部PLL模式，4x，CLK2悬空，PLLVDD接3.3V。
当CLK1输入频率小于50MHz时，PLL才能锁定，此时CPOUT电压约为600mV，当提高CLK1输入频率之后，就失锁了，观察CPOUT电压，该过程中首先是逐渐升高，到55MHz左右时突然升高到1.8V，此后就不再升高，并且CPOUT电压不再稳定，即失锁。
问题：
1. 为何高频率输入PLL不能锁定？环路滤波值已经做过多个方向的调整，均没有改善的趋势，都是在30~40MHz之间才能锁定；
期望能在输入121MHz时能够锁定。
2. VCO的压控范围是多少？为何到1.8V就不能再升高了？
配置字如下：
void Dac5686Cfg( void )
{
Dac5686Write( 0x02, 0x01 ); Dac5686Write( 0xb9, 0x02 ); Dac5686Write( 0x46, 0x03 ); Dac5686Write( 0x51, 0x04 ); Dac5686Write( 0x84, 0x07 ); // mode[1:0] div[1:0] sel[1:0] counter fullbypass
Dac5686Write( 0x07, 0x08 ); // ssb interl sinc dith sync_phstr nco sif4 twos
Dac5686Write( 0x00, 0x09 ); // dual_clk DDS_gain[1:0] rspect qflag PLL_rng[1:0] rev_bbus
}
Guoliang Li：
你现在的PLL_rng设置为1:0吧？改为00试试。VCO minimum frequency 在00时候是120MHZ到500MHZ,
Lon Cloud：
回复 Guoliang Li:
谢谢回复。
寄存器0x09中有这个寄存器。目前设置是00；
之前有试过其他几个值，00时比其他配置输出的增益大一些。。。不明白为啥，但最终选择了00，效果是相对最好的。
Robin Feng：
推荐你用dac5688吧
