最近我在测试DAC5688的信号，发现信号和采样时钟之间会出现比较大的交调，不知道是什么原因。相关参数如下：
DAC输入信号：10MHz单音，输入速率：100MHz
5688时钟模式：Dual Clock Mode，Clk2输入800MHz，Clk1输入100MHz，所有时钟都由一片时钟芯片驱动。
5688内部8倍内插
NCO=140MHz
输出信号如下图，其中在150MHz处是正常信号，但在100MHz处有一个43dB的杂散，我怀疑是信号与采样时钟交调：100MHz=6*150MHz-800MHz，这个杂散太大了，帮忙分析一下，谢谢！
能否贴上原理图以及PCB呢？
AFE58JD32: Verilog Reference Code for Driving AFE58JD32ADS1235: ADS1235、ADS1263和AD7190，三款芯片比起来那个精度和抗干扰性更强一些AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro. May I ask, where should I find the AFE58JD28 device code?ADS1675: ADS1675AFE58JD48: 寄存器配置问题
ADS4249: ADS4249 ANALOG INPUT 最大频率
TI中文支持网