TI中文支持网最近在设计DSP28335（1.9v+3.3v）+FPGA CycloneIII（1.2v+2.5v+3.3v），请问是否应该考虑二者之间的上电顺序的问题，以及每个芯片的各个电压上电顺序的问题呢？该如何考虑，怎么设计为好呢？谢谢高手指点迷津！
28335严格规定了必须要1.9v先上电，然后3.3v才能上电么，要间隔多长时间呢？
Joey Mao：
28335数据手册的6.8 Power Sequencing对上电顺序及其原因作了说明，对于先后上电的时间间隔没有要求。
No requirements are placed on the power up/down sequence of the various power pins to ensure thecorrect reset state for all the modules. However, if the 3.3-V transistors in the level shifting output buffersof the I/O pins are powered prior to the 1.9-V transistors, it is possible for the output buffers to turn on,causing a glitch to occur on the pin during power up. To avoid this behavior, power the VDD pins prior to orsimultaneously with the VDDIO pins, ensuring that the VDD pins have reached 0.7 V before the VDDIO pinsreach 0.7 V.
最近在设计DSP28335（1.9v+3.3v）+FPGA CycloneIII（1.2v+2.5v+3.3v），请问是否应该考虑二者之间的上电顺序的问题，以及每个芯片的各个电压上电顺序的问题呢？该如何考虑，怎么设计为好呢？谢谢高手指点迷津！
28335严格规定了必须要1.9v先上电，然后3.3v才能上电么，要间隔多长时间呢？
Mr.Sun：
回复 Joey Mao:
那么TI有没有对于dsp+fpga的好的电源方案呢？
最近在设计DSP28335（1.9v+3.3v）+FPGA CycloneIII（1.2v+2.5v+3.3v），请问是否应该考虑二者之间的上电顺序的问题，以及每个芯片的各个电压上电顺序的问题呢？该如何考虑，怎么设计为好呢？谢谢高手指点迷津！
28335严格规定了必须要1.9v先上电，然后3.3v才能上电么，要间隔多长时间呢？
Chen Chao2：
您好，DSP（3.3V+1.8V）+FPGA（3.3+2.5+1.8V）上电顺序该如何处理呢？谢谢你
最近在设计DSP28335（1.9v+3.3v）+FPGA CycloneIII（1.2v+2.5v+3.3v），请问是否应该考虑二者之间的上电顺序的问题，以及每个芯片的各个电压上电顺序的问题呢？该如何考虑，怎么设计为好呢？谢谢高手指点迷津！
28335严格规定了必须要1.9v先上电，然后3.3v才能上电么，要间隔多长时间呢？
Chen Chao2：
回复 Joey Mao:
您好，DSP（3.3V+1.8V）+FPGA（3.3+2.5+1.8V）上电顺序该如何处理呢？谢谢你
