关于DDC112使用

HI

     根据DDC112  datasheet，连续模式的timimg需要从芯片上电时刻考虑，那么是否需要将CONV管脚拉高至5V或拉低至0V以确保上电时CONV有一个确定的状态？其次，该芯片上电时进入状态1或状态8，如果没有CONV的切换发生，是否会一直停留在上电时的这个状态？如果需要将DDC112U设置为非连续模式工作，应该如何一步一步正确地设置芯片？

user151383853：

是否需要将CONV管脚拉高至5V或拉低至0V以确保上电时CONV有一个确定的状态？ 不是必须的, 不过也没有坏处

fuwenjia：

回复 user151383853:

這個問題是我提出的，謝謝工程師轉发到這里。
该芯片的EVM板原理圖中conv信号的确没有上拉或下拉，那么上电后芯片是進入状态1或進入状态8，對用户而言是未知的，除非提供conv的電路知道该芯片的上電时刻，在该时刻为DDC112芯片的conv提供高電平或低電平。
但是，另外一種情况可能是DDC112先上电，而產生conv的FDGA電路因需下載相应代码以后才能產生conv信号，因些conv信号的提供晚於DDC112的上電，那么此時是否必需将DDC112的conv管脚上拉或下拉，以保证上電後的进入状态是明确的。這種情况下如果conv上拉至5V，那么DDC112上電後應進入state 1，此俊如果conv没有电平的toggle，芯片是不是一直就停留在state 1？

fuwenjia：

回复 fuwenjia:

FPGA。笔誤！