在调试DAC3482时，使用word-wide模式按照手册中给出的FIFO-out clk=DACCLK/2后发现无论如何复位FIFO读出来都是FIFO冲突，而如果将FIFO-out clk=DACCLK时则可以看到报警寄存器先为不冲突，一段时间后变为1-away，再过一段时间变为2-away，再过一段时间变为fifo-collision，依次循环，请问我设置DACCLK时到底需要设置成和DATACLK相等还是二分之一的关系？？？？求解救啊
这个在手册时序说明部分很明确。(7.3.2.1 Word-Wide Format)
AFE58JD32: Verilog Reference Code for Driving AFE58JD32ADS1235: ADS1235、ADS1263和AD7190，三款芯片比起来那个精度和抗干扰性更强一些AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro. May I ask, where should I find the AFE58JD28 device code?ADS1675: ADS1675AFE58JD48: 寄存器配置问题
ADS4249: ADS4249 ANALOG INPUT 最大频率
TI中文支持网