Freq=5GHz~6GHz,bandwidth在300MHz左右(尽可能宽,单流一收一发),AD/DA的bit位数大于12bit,TDD工作模式(最好也能支持FDD),NF小于3dB,支持AGC及MGC(如不支持也请推荐分立器件的方案设计),TX部分线性指标尽可能好。价格合理。
我们自己有FPGA硬件,采用xilinx的 Z7000系列。
user151383853:
TI 主页的 “产品树”里专门有一类:高速模数转换器 (>=1GSPS) (28) 里面不乏12bit 的ADC 器件。可以去找一下
Seasat Liu:
5G到6G是采样率吧
目前还没有12bit的ADC支持这么高的采样率。
先用混频器混到低频吧。
300MH带宽不是什么问题