TI中文支持网各位老师，麻烦问一下我这个电路相关问题。
1、出不来仿真结果，或者就是显示收敛性问题。求解
2、帮忙看看这个电路的设计合理不，信号输入0.1mv，频率12.5k，放大到4Vp-p。给16位ADC
请各位帮帮忙
user151383853：
你的图上, 缺乏信号特性的描述, 不太好看明白.
右边两个运放, 同相输入信号, 反相输入和输出相连, 这将导致运放工作在 "开关" 状态!
各位老师，麻烦问一下我这个电路相关问题。
1、出不来仿真结果，或者就是显示收敛性问题。求解
2、帮忙看看这个电路的设计合理不，信号输入0.1mv，频率12.5k，放大到4Vp-p。给16位ADC
请各位帮帮忙
你的图上, 缺乏信号特性的描述, 不太好看明白.
右边两个运放, 同相输入信号, 反相输入和输出相连, 这将导致运放工作在 "开关" 状态!
