ADS1232

使用ADS1232搭建一个直流采样电路,上电后显示采样值溢出,但是用手,或金属(如示波器表棒)接触电路的信号地时,又显示采样正常了.请问这可能是什么原因?

Seasat Liu：

zheng

是不是接地不好？好好焊接一下试一试

chen zheng1：

回复 Seasat Liu:

已将芯片重新焊接,情况依旧。。。

另，您说的接地是指接信号地，还是外部机壳地？

chen zheng1：

回复 Seasat Liu:

您好,我还有个ADS1232的问题.资料上说该芯片在低速采样模式下对50Hz的干扰抑制大于60dB,但是没说高速采样模式下的抑制比,是很小呢,比如20dB,30dB还是根本没有呢?

Seasat Liu：

回复 chen zheng1:

有抑制，但是不如10的时候好。

chen zheng1：

回复 Seasat Liu:

有精确点的值吗？由于设计要求达到80dB，但现在前级滤波只能提供到60dB，如果达不到要求的话只能考虑换芯片了。

John Fu：

回复 chen zheng1:

您好！ADS1232资料上在低速采样模式10SPS下对50Hz的干扰抑制会到100dB（内部时钟）。

高速采样模式下的抑制比由您的采样速度和时钟的误差决定，具体您的数据率有多少呢？

chen zheng1：

回复 John Fu:

谢谢您关注。现在是采用内部时钟的，设置为高速采样模式（80SPS），请教抑制比是多少？

John Fu：

回复 chen zheng1:

如果采用80SPS采样模式的话，对50Hz的抑制能力就比较差了，会远远不如10Hz的采样模式，大约只有24dB左右（计算得出的结果，时钟误差3%）。具体的抑制比需要实测得到。

前端如果陷波器的抑制大于60dB应该能够完成80dB的要求

chen zheng1：

回复 John Fu:

谢谢,您能给我大致的计算方法吗,其实目前80SPS的采样速率过大,实际设计在25-30SPS,我想降低点外部时钟,好使前级陷波器设计更容易些.

John Fu：

回复 chen zheng1:

请参考附件和链接：

http://www.ti.com/lit/an/sbaa184/sbaa184.pdf