TI中文支持网用6个ADS1271做了一个多通道的采集，现要求6个ADS1271之间同步，ADS1271的同步信号低电平应该持续多久合适，芯片资料上上1—2^19个CLK，但是我在采集过程中会变采样率，应该如何设置
answer：
改变采样率时将sync拉低，改变完之后再将snyc拉高
如果是6个通道，也可以考虑ADS1278, 一共8个通道，通道间已经是同步的
ADS1271 SYNC/PWD引脚控制
未经允许不得转载：TI中文支持网 » ADS1271 SYNC/PWD引脚控制
相关推荐
AFE58JD32: Verilog Reference Code for Driving AFE58JD32- ADS1235: ADS1235、ADS1263和AD7190，三款芯片比起来那个精度和抗干扰性更强一些
- AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.
- AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.
- AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro. May I ask, where should I find the AFE58JD28 device code?
- ADS1675: ADS1675
- AFE58JD48: 寄存器配置问题
- ADS4249: ADS4249 ANALOG INPUT 最大频率
