Dear TI 专家：
我现在做一个数据采集板子，用的zyqn7000 soc FPGA，ADC用的ADC08DL502 ，采样率最高到５００M，想请问下这么高的采样率的时钟是否可以直接从FPGA输出给ADC，还是要用外部的时钟源。用外部的话FPGA要与ADC同步，那选用的这个时钟源最少需要两路输出，一路给ADC，另外一路给FPGA。这样做的话贵司哪款IC比较简单实现？
感谢！
不可以用FPGA给ADC提供时钟
FPGA提供的时钟无法满足ADC的性能要求，一般情况下FPGA的时钟是几十到几百ps级别的jitter，而高速ADC要求的是几百fs级别的时钟
建议用TI的LMK04906，也可以考虑LMK03806，但是性能可能会差一些
AFE58JD32: Verilog Reference Code for Driving AFE58JD32ADS1235: ADS1235、ADS1263和AD7190，三款芯片比起来那个精度和抗干扰性更强一些AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro. May I ask, where should I find the AFE58JD28 device code?ADS1675: ADS1675AFE58JD48: 寄存器配置问题
ADS4249: ADS4249 ANALOG INPUT 最大频率
TI中文支持网