各位专家,
TLC5510A时钟电压多少伏?
我用CPLD输出(3.3V)作TLC5510A的时钟,为什么CPLD和板子共地,芯片就发热?
谢谢!
Kailyn Chen:
Vih(min)=4V,Vil(max)=1V.因此3.3V的话不满足。
Digital input voltage range, VI为DGND~VDDD,而VDDD的电压范围为4.75V~5.5V,典型值为5V。
Liu Liang1:
回复 Kailyn Chen:
您好,
CPLD因为电压输出不满足,那么一般用什么作为TLC5510A的时钟?
看网上,有用FPGA作时钟的,FPGA的输出不也是3.3V吗?
谢谢!
Kailyn Chen:
回复 Liu Liang1:
如果采用FPGA输出的3.3V的话,可以考虑使用电平转换将其转换为5V的给TLC5510A使用。