DAC3482的评估板（DAC3482EVM））从时钟发生器出来的FIFO_OSTR信号连入时钟缓冲器CDCP1803后才输出到DA中，想问下这其中的时钟缓冲器起什么作用，仅仅是把LVDS转为LVPECL输出？
粗略地说: 信号类型(幅度)匹配, 阻抗和驱动能力匹配, 当然还有一些整形作用吧
除了LVDS转LVPECL输出，主要是实现二分频。
回复 Kailyn Chen:
实现二分频率？但是它前端是从时钟发生器里输入过来的，为啥不直接在那里分频呢？
AFE58JD32: Verilog Reference Code for Driving AFE58JD32ADS1235: ADS1235、ADS1263和AD7190，三款芯片比起来那个精度和抗干扰性更强一些AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro. May I ask, where should I find the AFE58JD28 device code?ADS1675: ADS1675AFE58JD48: 寄存器配置问题
ADS4249: ADS4249 ANALOG INPUT 最大频率
TI中文支持网