我使用了8位并口方式,在硬件模式下,6通道同时采集,但在读数据时只能读出A组通道数据,其余B、C组数据不能读出,按照资料读数时CS拉低,RD拉低读取12次,不知道是什么问题
由于我用的Altera 的FPGA控制,因此又利用了SigalTap II 下载了.sof文件发现数据正常;但是换成.jic下载文件发现数据异常,只能出现A组通道数据,B、C通道数据重复了A组通道数据
Carter Liu:
有没有读前先判断busy信号
hao huang4:
回复 Carter Liu:
已经判断
hao huang4:
今天终于测通了,原来是有个线没飞好,正因为飞线问题通道A0好像烧坏了,悬空时12v 电压,若不悬空加信号时必须大于4.5v否则一直保持一个电压,大概有4.5v左右,不知道为什么?
liu peizhe:
回复 hao huang4:
你好 我现在正在 调altera fpga 和ads8555的采样 按照手册上来的 时序 但是输出的全为高 复位也是高 能指教下问题所在么 谢谢