TI中文支持网各位好，
我将ADS1294用于数据采集，使用内部时钟和内部振荡器。在PCB设计中，我将CLKSEL直接固定为高电平，并且RESET和PWDN短接在一起，由MCU控制复位时序。
上电后先进行复位，然后读取ADS1294的ID，然后设置ADS1294的采样率为1Ksps。
在这个过程中偶尔出现实际采样率与设定采样率之间存在3%的固定偏差。比如：设定1Ksps，实际采样率（从data ready 引脚测得）约为970Hz。设定250Hz，实际采样率242.5Hz。
而且还发现，读ID的时候，理论上应该读到0x90，但有时候返回的是0x80，当返回0x80的时候后面测得的采样率就一定会出现3%的偏差。这两个现象总是成对出现。
另外补充一点，返回值0x80，并且采样率出现3%偏差的时候，寄存器设置能够正确写入，并能正确读出。
user151383853：
0x90 与0x80 之间的差也不止 3%.不过如果系统时钟频率出现了偏差导致的问题,查一下那个 CLK 引脚的信号
user1553807：
回复 user151383853:
检查了CLK引脚信号，发现时钟为1.986MHz，相比2.048MHz低了约3%。
