TI中文支持网您好 我现在用的是两片8555进行采样，用FPGA进行控制，查看的busy信号是正常的，但是输出的DB【15:0】一直为高是怎么回事 是我的片子有问题了么，还是时序有问题
xyz549040622：
只要确保你的输入没有溢出，或者直接为0，输出也还是DB【15:0】一直为高，那肯定是时序的问题了，抓波形，一定要和数据手册的时序图要对应上。
user5639244：
你好，请问你的问题解决了吗？我最近也在用ADS8555做采集，4通道的，关于波形有些疑问，如果方便的话还请指点一二。我的QQ982731298，望赐教！！！
Kailyn Chen：
时序和datasheet上一致吗？另外，使用的是内部参考，还是外部参考？电路中REFOUT 是怎么接的？
user5639244：
回复 Kailyn Chen:
您好，目前给CONVEST信号和手册的要求是一样的，由低变高保持，RD信号完成即读取完之后拉低保持，但是并没有BUSY信号产生。我这边使用的是外部参考，EFEN/WR端拉低，REFIO端接2.5V参考，不知道问题出在哪里。还望指教。
