adc12d1800rf使用des nondemux模式，test pattern每次收到的顺序都会变

如题，同样的程序加载完成后，第一次Q收到的数据为：000 fff 000 fff fff fff 000 000 fff fff，I收到的数据为：ffb ffb 004 004 ffb ffb 004 ffb 004 ffb 

再加载一次程序，Q收到的数据为：000 000 fff fff 000 fff 000 fff fff fff，I收到的数据为：ffb ffb 004 ffb 004 ffb ffb ffb 004 004 

第三次又是不同的。

I和Q的数据相互不能同步。

user151383853：

好象没有一次是完全正确的，可以先检查检查时序里时间延迟是不是足够呢

Seasat Liu：

出现 Q 是000 fff ，I是ffb004是对的。但是你的I和Q错开了，没有对齐。

检查一下FPGA程序吧，看解数据的环节是不是多拍了一拍