TI中文支持网您好，
我的使用场景如下，请帮我推荐一款数字隔离器件，最好是光耦。
编码器输出差分信号，经过数字隔离器件，输入到FPGA进行处理。
编码器输出正为+3.3V，负为-3.3V，最大输出频率80kHz. FPGA接收输入电压3.3V。
请问我在选择器件的时候需要考虑哪些因素呢？
谢谢
anfu lee：
Hi Parallal,
”编码器输出正为+3.3V，负为-3.3V，最大输出频率80kHz. FPGA接收输入电压3.3V”这句话不知道我的理解是不是这样：编码器差分对信号的差值为+3.3V时表示1，编码器差分对信号的差值为-3.3V时表示0。如果设这样，那就可以这样做（基于TI的方案）：先用SN65HVD1781将查分信号还原变成单端信号，再用ISO7220/7420隔离，我的项目就是这样做的，控制双BLDC+Encoder，Encoder输出也是差分对。
user151383853：
要个关键的参数,传输延迟.
可以先看一下 ISO721
Kailyn Chen：
目前我们的隔离器件都是电容隔离的原理。
另外，如果是对+-3.3V的信号进行隔离的话，只使用一款数字隔离器还是无法实现的。 需要先对+-3.3V信号进行处理。
FPGA输入也是需要差分信号吗？
Parallal：
回复 Kailyn Chen:
谢谢您的回复。
就像上面anfu lee所说的那样，encoder输出，差分对电压P端输出3.3V，N端输出-3.3V为逻辑1；差分对电压P端输出-3.3V，N端输出3.3V时为逻辑0.
FPGA输入的信号需要单端信号，即0V电压对应逻辑0，3.3V电压对应逻辑1.您的意思是：我需要先将encoder输出的差分信号转成单端信号，然后再做数字隔离，此后再送入FPGA吗？
那么，上面aufu lee的答案，即为一种解决方案吧？
Parallal：
回复 anfu lee:
首先谢谢您的回复。
您的理解很对。
请问您的encoder的输出信号为M1EAP / M1EAN，这是一对差分信号吧？其差分信号经过SN65HVD1781以后，输出为M1EnA，对吧？
然后M1EnA输入到ISO7220D，隔离出的信号为：M1EnA-D。是这样的吗？对于ISO7220D来说，VIA与VIB是两个通道对吧？
Parallal：
回复 user151383853:
谢谢
anfu lee：
回复 Parallal:
你的理解是对的！但你说：“你的encoder输出，差分对电压P端输出3.3V，N端输出-3.3V为逻辑1；差分对电压P端输出-3.3V，N端输出3.3V时为逻辑0”，这跟我的应用场景不同！我的编码器输出的差分对为：“P端输出3.3V，N端输出0V，为逻辑1；差分对电压P端输出0V，N端输出3.3V，为逻辑0”，所以我用SN65HVD1781以是没有问题的。但你的低电平却为-3.3V。我不太明白和了解这种编码器是何种输出方式。那你要注意-3.3V如何变换。不过SN65HVD1781好像的差分输入端的两个引脚可以输入负电压（也能输入-3.3V），
那你要仔细研究一下SN65HVD1781的Datasheet！也可请TI的FAE作答一下！
FYI ！
Kailyn Chen：
回复 Parallal:
Anfu Lee是使用的485收发器HVD1781的接收器部分，将差分信号转换成单端信号，然后经过数字隔离器ISO7220 进行隔离，是的，VIA和VIB是两个通道。M1EnA隔离输出为M1EnA-D。
