ADS5404时钟输入电平标准问题

ADS5404的时钟电平要求为如下：

这么高的标称值该使用什么电平的时钟芯片提供呢？LVDS和LVPECL的摆幅都应该达不到吧？

为什么手册后面又说可以使用LVDS或LVPECL的时钟源头呢？推荐什么电平呢？

KW X：

？亲；用3.3V逻辑即可啊。。。

Seasat Liu：

看手册20页有描写对时钟的要求

The ADS5404 clock input can be driven differentially with a sine wave, LVPECL or LVDS source with little or nodifference in performance

建议用jitter clean的时钟芯片产生时钟。比如LMK04808系列

Kailyn Chen：

数据手册中说明了clock可以是LVPECL也可以是LVDS，当然这个电平幅值是达不到2Vpp的，datasheet中给出了2Vpp的意思是因为较大幅值的clock（比较抖的边沿），它的性能相对要好一些，可以参考datasheet Figure26，SFDRvs Clock Amplitude的曲线。 如果我们，可以看到在不同clock幅值范围时的clock性能。 而如果我们在使用过程中对于比较小幅值的clock，这个性能已经达到我们的要求，也是没问题的。
所以数据手册中给出了也可以是LVPECL或者LVDS电平作为clock input。