请问ADS4129高速转换器的输入时钟引脚是应该外挂时钟吗

1.请问ADS4129高速转换器的输入时钟引脚应该怎样设计？是应该外挂时钟吗？

2.ADS4129数据手册中没有介绍引脚如何连接配置，应该看哪些资料呢？

user5318419：

对外挂时钟频率应该和采样率之间满足什么关系呢

Amy Luo：

您好，

您指的是差分输入的时钟吗，可以看下
www.ti.com.cn/…/scaa094.pdf
www.ti.com.cn/…/scaa092.pdf
以及参考设计ADS41xx EVM BOM and Schematic：www.ti.com.cn/…/technicaldocuments

Kailyn Chen：

是外接输入的， 输入时钟CLKM,CLKP可以差分输入，也可以单端输入，单端输入的话是CMOS 电平，差分的话可以是PECL， 可以是LVDS输入。

user5318419：

回复 Kailyn Chen:

谢谢，刚开始看时钟发生器部分，对咱们公司 的CDCI6214不甚理解，尤其是它的REFP和REFN引脚，如下图所示，它的REFP和REFN引脚是应该跟什么连接呢？起到什么功能呢