关于DAC芯片输入端信号

以DAC5681z为例，DAC芯片从FPGA读数据，然后按照自己的采样速率CLKIN/CLKINC 每隔16bit转换成1个电平值，为什么还需要一个DCLKP/N呢？

user151383853：

External clock input with a self-bias of approximately CLKVDD/2. With the clock multiplier PLL enabled, CLKIN provides lower frequency reference clock. If the PLL is disabled, CLKIN directly provides clock for DAC up to 1 GHz.
这两个信号是输入的时钟哪

Fanfan Cheng：

回复 user151383853:

不太明白为什么需要一个输入时钟

Kailyn Chen：

CLKIN是DAC的时钟，而DCLK是LVDS 的时钟，您可以看下data sheet P21 的时序图，LVDS data是在CLKIN的上升沿和下降沿都采样的，所以看二者的关系是，CLKIN=2x DCLK。

Fanfan Cheng：

回复 Kailyn Chen:

您好我理解2倍关系，只是不明白如果没有DCLK会怎样？按照CLKIN去获取数据