TI中文支持网大神们好：
我正在做一个数据采集系统，测试了一个方案，即10片ADS1721以菊花链的方式串联，前级的DIN接后级的DOUT，然后以SPI模式读取数据，后端用matlab进行数据解析。焊接完毕之后，我依次给每一路ADC加上正弦信号，通过数据解析，可以得知每一路的信号均能正常从后端解析出来，但是，有一个严重的问题让我百思不得其解，从解析结果来看，每隔5秒左右，就会产生持续一段时间的数据错位，仿佛是A路的信号被耦合到了B路上，然后过段时间又耦合了回来，当我去掉后面9片ADS1271的时候，结果是正确的，如图1所示。当我再焊上一片ADS1271时，问题就出现了，如图2所示(蓝色部分为打进去的正弦信号，在大部分时间下都是正确的)，不知何故，往大神们赐教。
Amy Luo：
您好，
使用的是SPI format还是Frame-Sync format，采样率多少，fSCLK是多少，ADS1271以菊花链级联的个数与转换时间有关，具体参考数据手册DAISY-CHAINING部分，看下是否与这部分的参数设置有关。
JF zhu36：
回复 Amy Luo:
您好，我用的是SPI format，FCLK=FSCLK=4MHz，采样率即为4M/512=7.8k左右，我算了下10个级联应该是在范围内的。。。
