TI中文支持网在使用FPGA驱动DAC7811时，SCLK时钟频率为25MHz，时序图如下：
电路是芯片手册上的Figure.30。
user151383853：
m没有看见你的 SDO 的输出波形, 芯片没有输出是这个脚没有波形吗, 先查查硬件情况
xyz549040622：
看着波形应该是没什么问题的，奇怪，还是检查你的硬件电路吧。
Amy Luo：
您好，
电路中OPA277是双电源供电吗
moxiang29：
回复 Amy Luo:
是的。
moxiang29：
回复 user151383853:
SDO有波形，只是没有放上去。
Amy Luo：
回复 moxiang29:
您好，可以把完整的电路图分享出来吗
moxiang29：
回复 Amy Luo:
您好，电路图如上，就用的DataSheet的电路图，电路确认过，就是一模一样的按照上面画的。OPA用的227，Vref输入信号用的REF5025产生的。REF是直接输出到管脚的，没有接电压跟随器。
Amy Luo：
回复 moxiang29:
目前来看没有发现哪里不对，建议检查管脚定义、线路连接以及供电是否都正常。
