TI中文支持网大家好，我正在做用Verilog写ADS1274的驱动，现在遇到了两个问题：
1.我在参考网上写的一个代码，是SPI传输模式，发现他的代码里，在drdy信号下降沿后，在两个sclk上升沿的时间里的数据都不取，从第三个sclk的上升沿开始取24个数。然后我用signaltap仿真发现，数据只有22位。首先这里我不是很理解，还有就是ADS1274的时序问题，数据是在drdy下降沿后的24个sclk周期内是有效数据吗？希望有人能帮忙解答一下。
2.ADS1274采集到的数据是根据差分信号的差值转换的吗？也就是说产生的24位数据是有符号二进制数吗？
3.因为刚接触编写ADS1274的驱动，对于代码格式及其他注意事项不是很清楚，希望可以得到ADS1274的Verilog驱动的例程可以作为参考。
最后，非常感谢大家能抽空看我的问题，谢谢！
Amy Luo：
您好，
1、ADS1274在drdy为低电平时，说明数据转换完成，在drdy下降沿后可以读取24bit有效数据；
2、如果ADS1274采用的是差分输入，ADC转换输出的就是输入的差分信号，是带极性的，输出数据最大值和最小值可参考数据手册ANALOG INPUTS (AINP, AINN)部分；
3、抱歉，TI没有提供ADS1274参考程序。
