TI中文支持网大家好，我通过SPI给cdce配置之后第四路输出的时钟波形为什么会周期性的出现高电平？如下图
每一个寄存器配置如下：
683C0350
68000021
83840002
68000003
E9800004
68000005
68000006
83400017
68000098
68050CC9
05FC270A
A000040B
0000180C
请问是哪出了问题？
user6200425：
回复 user151383853:
谢谢提供思路，我明天试试示波器看看，但我感觉不像是逻辑分析仪的问题。
Kailyn Chen：
您好，只有第四路有这个问题吗？其他输出的几路是否也有类似问题？
使用的EVM板还是自己的板子？
user6200425：
还是有问题，有没有大佬可以救救我呀？
