ADC12DJ3200数据转换问题

adc采样是12bits 3Gsps，采用jmode0模式，分8路serdes传给fpga。fpga内部时钟是150MHz，依据jmode0映射图案所以分成20路并行数据。
现在adc测试输入是一cw波，fpga通过vivado抓数分析，对于20路并行数据，我理解每一路都应该是cw波，但实际抓取的数据只有前几路的几路是正常的。

不知道错误在哪儿，是按照demoXilinx KCU105 + ADC12DJ3200 JMODE0/JMODE2 Design Firmware里的工程来做的，有遇到过这种情况的么

user151383853：

除了信号串扰, 设置问题野不能排除, 是不是先检查一下, 或者能否想办法读出设置的值验证一下?

user5900506：

回复 user151383853:

信号串扰问题我再研究一下。设置问题的话，ADC设置都是按照DEMO里面设置的，而且为了避免有错误，已经按照User Guide里面检查了每个寄存器的值。在想会不会是模数转换中出了错误，或者是ADC有什么设置忽略了，因为这个ADC比较新，技术支持也没有什么回复。

user3980193：

请问下前辈，可否告知下这个lane rate怎么计算？比如说我用采样率4GHZ，JMODE 0，那么我的lane rate应该怎么计算？谢谢

ADF satea：

回复 user5900506:

请问前辈，你的问题解决了吗？我现在越到跟你一样的问题，卡了一个礼拜了，能否知道一下？谢谢！！！