TI中文支持网在使用ADS1271时，已经将FORMAT管脚接地，即工作在SPI模式下。可是通过示波器观察DRDY引脚的输出发现它的波形如图所示。与芯片手册上给出的SPI模式下DRDY引脚的输出波形不一致（却与FSYNC模式下的波形一致）。这是为什么啊？
user151383853：
已经将FORMAT管脚接地,再检查一下这个脚的电压,最好量到引脚去
关于ADS1271中DRDY引脚输出得到问题
未经允许不得转载：TI中文支持网 » 关于ADS1271中DRDY引脚输出得到问题
相关推荐
AFE58JD32: Verilog Reference Code for Driving AFE58JD32- ADS1235: ADS1235、ADS1263和AD7190，三款芯片比起来那个精度和抗干扰性更强一些
- AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.
- AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro.
- AFE58JD28EVM: I want to use TSW14J50EVM to evaluate AFE58JD28EVM, but I can't find the option AFE58JD28 in HSDC Pro. May I ask, where should I find the AFE58JD28 device code?
- ADS1675: ADS1675
- AFE58JD48: 寄存器配置问题
- ADS4249: ADS4249 ANALOG INPUT 最大频率
